Partneri Bridge technológie HLS a FPGA

Návrhári môžu používať integrované vývojové prostredie (IDE) na rýchle prechod z C ++ na FPGA pomocou nástrojov na návrh ACL HLS a Achronix. Táto kombinácia môže znížiť vývojové úsilie pre bezdrôtové a iné dizajnérske aplikácie 5G, ktoré vyžadujú vysoko výkonnú technológiu FPGA v SoCs, nakonfigurovanú pomocou osvedčeného toku dizajnu založeného na C.

Ellie Burnsová, riaditeľka marketingu divízie Calypto Systems, Mentor povedala: "Achronix eFPGA ponúka obrovskú schopnosť prispôsobiť sa neskoro meniacim sa a novým požiadavkám v programovateľnom SoC. Spolu s Catapult HLS a verifikačnou rýchlosťou C ++ môžu návrhári čipov ľahko prejsť z nového algoritmu do nového nízkonapäťového a vysoko výkonného hardvéru v dňoch, nie v týždňoch alebo mesiacoch. "

Technologický tok partnerov umožňuje návrhárom robiť algoritmické zmeny v neskorých fázach vývoja IP a optimalizovať digitálnu mikroarchitektúru. Softvérové ​​testy na vytvorený kód prenosovej úrovne registra (RTL) môžu byť opätovne použité, čo tvrdí, že znižuje potrebu vyhradených RTL testovacích lavíc o viac ako 80%.

Speedcore eFPGA IP umožňuje zákazníkom vytvoriť prispôsobenú programovateľnú textíliu s konkrétnou logikou, pamäťou a zdrojmi DSP, ktoré spĺňajú požiadavky konkrétnej aplikácie. Okrem bezdrôtovej infraštruktúry 5G môžu byť použité aj v dátových centrách, v pokročilých asistenčných systémoch pre vodičov (ADAS) a autonómnych vozidlách.